三星1c DRAM良率突破70%：设计变更是关键？

三星在10nm级第六代DRAM（1c DRAM）的开发过程中，采取了“设计变更”战略，以提升良率并推动产品量产。

近日消息，三星在2025年5月的晶圆效能测试中，冷态环境下测试良率约为50%，而在热态条件下测试良率达到了60~70%。这一进展表明，三星通过优化设计，成功提升了1c DRAM的良率，使其接近量产标准。

1c DRAM是三星电子计划在今年下半年量产的产品，且计划将搭载在HBM4上，在下一代存储器业务中具有非常重要的意义。

最初，三星为了提高芯片的产量和成本效率，缩小了芯片尺寸，但这一做法导致了生产稳定性下降，良率未能达到预期。为此，三星在2024年底决定对1c DRAM的设计进行部分修改，主要是在保持核心电路最小线宽的同时，放宽周边电路的线宽标准，以期快速提升良率。此外，三星还调整了芯片尺寸，从更小的尺寸转向更大的尺寸，以提高良率并确保HBM4内存的稳定量产。

三星的这一设计变更战略不仅提升了1c DRAM的良率，还为其在HBM4市场中的竞争力提供了保障。HBM4是下一代高性能内存技术，三星计划将其应用于下一代存储器业务中，以扭转其在HBM市场上的劣势。

然而，三星的1c DRAM开发进度曾因良率问题而推迟，原本计划在2024年底完成开发并量产，但因良率未达预期，开发完成时间推迟至2025年6月。尽管如此，三星在2025年5月的测试中，冷态和热态条件下的良率均有所提升，显示出其在设计变更方面的成功。

在产能方面，三星电子已制定计划在韩国华城工厂建设1c DRAM（第六代10纳米级）生产线，预计该项投资最早将于今年年底完成。此前，三星电子在平泽第四园区（P4）建设第一条1c DRAM量产线，规划产能为每月3万片。

据悉，为加速1c DRAM的商业化进程，三星电子采取了将DDR与LPDDR同步开发的策略，打破了传统DRAM开发顺序（DDR→LPDDR→GDDR→HBM）。这一策略的目的是通过创新和并行开发，缩短1c DRAM的开发周期，从而在HBM4等高端存储器市场中占据先机。

根据三星的计划，其目标是在2025年年中取得LPDDR用1c DRAM的内部量产批准（PRA），并在第三季度取得针对HBM重新设计的DDR的内部量产批准（PRA）。